




ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC KHOA HỌC TỰ NHIÊN
KHOA ĐIỆN TỬ - VIỄN THÔNG

THIẾT KẾ VI MẠCH ĐIỆN TỬ

ĐỒ ÁN MÔN HỌC



ĐỒ ÁN MÔN HỌC

- Chia nhóm: 3-4 SV/nhóm
- Báo cáo: ngày 27/7-01/8/2025
- Thời gian báo cáo: 15 phút (12 phút báo cáo + 3 phút Q&A)
- Các nhóm đăng ký (gồm danh sách SV trong nhóm, tên topic): hạn chót 18/7
- Các nhóm nộp báo cáo: 26/7 (qua Moodle)

DANH SÁCH ĐỒ ÁN MÔN HỌC ĐỀ XUẤT

1. Thiết kế mạch NAND-3 (vẽ mạch schematic, mô phỏng, layout, DRC/LVS)
2. Thiết kế mạch NOR-3 (vẽ mạch schematic, mô phỏng, layout, DRC/LVS)
3. Thiết kế mạch cộng full adder 1-bit (vẽ mạch schematic, mô phỏng, layout, DRC/LVS)
4. Thiết kế mạch FF-D (vẽ mạch schematic, mô phỏng, layout, DRC/LVS)
5. Thiết kế mạch counter 16-bit theo quy trình thiết kế vi mạch số (code Verilog, mô phỏng, tổng hợp, layout, DRC/LVS)
6. Thiết kế mạch ALU 8-bit theo quy trình thiết kế vi mạch số (code Verilog, mô phỏng, tổng hợp, layout, DRC/LVS)
7. Thiết kế mạch giải mã Led 7 đoạn anod chung theo quy trình thiết kế vi mạch số (code Verilog, mô phỏng, tổng hợp, layout, DRC/LVS)
8. Thiết kế mạch giải mã Led 7 đoạn catod chung theo quy trình thiết kế vi mạch số (code Verilog, mô phỏng, tổng hợp, layout, DRC/LVS)
9. Thiết kế mạch tạo số chẵn lẻ theo quy trình thiết kế vi mạch số (code Verilog, mô phỏng, tổng hợp, layout, DRC/LVS)

DANH SÁCH ĐỒ ÁN MÔN HỌC ĐỀ XUẤT

10. Thiết kế mạch Ring Oscillator gồm 3 cổng NOT (vẽ mạch schematic, mô phỏng, layout, DRC/LVS)
11. Thiết kế mạch đa hợp từ 2 ra 1 (vẽ mạch schematic, mô phỏng, layout, DRC/LVS)
12. Thiết kế mạch dịch 8-bit từ trái qua phải theo quy trình thiết kế vi mạch số (code Verilog, mô phỏng, tổng hợp, layout, DRC/LVS)
13. Thiết kế mạch nhân 2 số 4-bit theo quy trình thiết kế vi mạch số (code Verilog, mô phỏng, tổng hợp, layout, DRC/LVS)
14. Thiết kế mạch bộ nhớ RAM 2-port, kích thước m-bit data x 2^n -bit address theo quy trình thiết kế vi mạch số (code Verilog, mô phỏng, tổng hợp, layout, DRC/LVS)
15. Các chủ đề tự đề xuất khác